全差分放大器電參數仿真與測試方法探討

1 HA1001E產品簡介

HA1001E型高速差分放大器是由深圳市乾鴻微電子有限公司自主設計，并基于國內代工廠自主工藝流片的模擬集成電路。該芯片有著全差分輸入、全差分輸出的放大器結構，對于共模噪聲有著極好的抑制能力，并改善總諧波失真，VOCM 端口可以調節輸出共模電平。

多數時候我們討論的放大器都是單端輸出的放大器，全差分放大器是一類性質比較獨特的放大器，在現代電路中有著廣泛的應用，差分電路的輸出擺幅是單端輸出的兩倍，較大的擺幅可以使電路的信噪比增大。

差分輸出結構的另外的優點是可以消除偶次諧波，所以對制輸出信號失真上具有優勢，此外對共模噪聲也有比較好的抑制，但是差分輸出電路的共模電平是不容易確定的，一般需要外加電路來控制共模電平的大小，這是全差分結構的一個缺點。

圖1 差分放大器

圖2 單端放大器

2 失調電壓的仿真

仿真電路：

圖3 失調電壓仿真電路

全全差分放大器的系統失調為0，若要測試其隨機失調，應將全全差分放大器的輸入差分管的寬長比有意識地偏差一點（具體多少按工藝條件確定）。為了使得兩輸出端電壓偏置于Vcom，應保證共模負反饋電路的正常工作。將該電路進行OP分析，測出Vo+，Vo-的差值，即為offset值。即：Vos=|Vo+ - Vo-|

3 共模輸入范圍的仿真

仿真電路：

圖4 共模輸入范圍仿真電路

在全差分放大器的兩輸入端加上共模信號源，并對其進行DC分析。 觀察VOP(或VON)波形，測試Vo在Vcom附近呈線性變化的范圍，線性變化的斜率值的倒數也即CMRR值。分別測試CMRR向上下降6dB和向下下降6dB時的輸入信號變化范圍，即為共模輸入范圍。本電路仿真的并不是全差分放大器本身的共模輸入范圍，但該電路能夠反映出共模負反饋電路穩定輸出共模點的能力。

在全全差分放大器的設計中，如果共模負反饋電路設計不當，會出現這樣的現象：當輸入信號的共模電壓超出某一范圍后，全差分放大器的輸入管截止，導致全差分放大器的輸出共模電壓漂到電源電壓（或地）上。在進行DC分析的同時，還應在實際電路中進行瞬態分析，最大限度的改變輸入信號的共模電壓，測試輸出共模電壓能否穩定在所設計的值上。

4 輸出動態范圍的仿真

仿真電路：

圖5 輸出動態范圍仿真電路

仿真時，應有R1=R3，R2=R4，R1≤R2，測試VOP的線性跟蹤范圍，即為輸出動態范圍。在進行DC分析的同時，還應在實際電路中，用瞬態分析加以驗證：不斷加大輸入信號的幅度，直至輸出信號有明顯失真，此時的輸出電壓的幅度，即為輸出動態范圍。

5 交流參數仿真

開環增益、增益帶寬積、相位裕度、增益裕度的仿真

仿真電路：

圖6 頻率響應仿真電路

仿真時，只要測試VOP單端的輸出，即為全全差分放大器的頻率曲線，無需做VOP與VON的差分。這與輸入信號源的幅度有關，若AC=0.5，則測試時必需取差分。

6 共模抑制比的仿真

仿真電路：

圖7 共模抑制比仿真電路

以幅度為1V，相位為0的AC電壓源為共模輸入信號，進行AC分析，觀察VOP(或VON)點波形，即可測試出輸入共模電壓變化對輸出共模電壓的影響。由于全全差分放大器的對稱性，它對輸入共模電壓有很好的抑制功能，一般不考CMRR。圖7所示電路，仿真的實際上是輸入共模電壓變化對輸出共模電壓的影響，而非真正意義上的共模抑制比。

7 電源電壓抑制比的仿真

仿真電路：

圖8 電源電壓抑制比仿真電路

進行AC仿真分析，觀察VOP或VON點的波形，即可測試出電源電壓變化對輸出共模電壓的影響。由于全全差分放大器的對稱性，它對電源電壓的變化有很好的抑制功能，一般不考慮PSRR。圖8所示電路，仿真的實際上是電源電壓變化對輸出共模電壓的影響，而非真正意義上的電源電壓抑制比。

8 瞬態參數仿真

轉換速率、建立時間的仿真

仿真電路：

圖9 轉換速率仿真電路

仿真時，在VINP，VINN端分別加上幅度相等，相位相反的階躍大信號，對電路進行TRAN分析，觀察VOP或者VON的波形，便可測試出電路的壓擺率和建立時間。仿真時，反饋電容不應取得太大，否則會給全差分放大器帶來較大的額外負載。電路中的C，RL，CL根據實際電路確定。